Ders Bilgi Formu ( ELM 650 )
|
Temel bilgiler
|
|
Ders adı: |
İleri Sayısal Sistem Tasarımı |
Ders kodu: |
ELM 650 |
Öğretim üyesi: |
Dr. Öğr. Üyesi İhsan Çiçek
|
AKTS kredisi: |
7.5 |
GTÜ kredisi: |
3 (3+0+0) |
Yılı, Dönemi: |
1/2, Güz ve Bahar |
Dersin düzeyi: |
Doktora |
Dersin tipi: |
Alan seçmeli
|
Öğretim dili: |
İngilizce
|
Öğretim şekli: |
Yüz yüze
|
Ön koşullar: |
yok |
Staj durumu: |
Yok |
Dersin amacı: |
Bu ders, yarı iletken endüstrisinde ileri sayısal lojik sistemlerin modelleme, simülasyon, doğrulama, sentezleme ve fiziksel gerçeklemelerinde yaygın olarak kullanılan donanım tanımlama dillerini tekniğin bilinen son durumuyla ilgili bilgisayar destekli tasarım yazılımlarını kullanarak öğretmeyi amaçlamaktadır. |
|
|
|
Öğrenme çıktıları
|
|
Bu dersi başarıyla tamamlayan öğrenciler, şu yetilere sahip olurlar:
-
Donanım tanımlama dili öğelerini, veri türlerini ve modelleme yöntemlerini öğrenmek.
Program Çıktılarına Katkıları
-
Elektronik Mühendisliği kavramlarını uzmanlık derecesinde açıklamak ve uygulamak
-
Bilimsel bilgiye ulaşmak ve bağımsız çalışmak
-
Modern teknolojiyle sürekli öğrenme bilinci geliştirmek
Değerlendirme Tipi
-
Yazılı sınav
-
Bilgisayar destekli tasarım araçları kullanarak donanım tanımlama dillerinde modellenen sayısal lojik devre ve sistemlerin tasarım ve benzetimini gerçekleştirebilme.
Program Çıktılarına Katkıları
-
Mühendislik problemlerini yorumlamak ve çözmek üzere uygun teknikler geliştirmek, yaratıcı çözümler bulmak
-
Çalışma alanı ile ilgili araştırma metodolojileri ve teknikleri anlayıp uygulayabilmek
-
Bilimsel bilgiye ulaşmak ve bağımsız çalışmak
Değerlendirme Tipi
-
Ödev
-
Dönem projesi
-
Bilgisayar destekli tasarım araçları kullanarak donanım tanımlama dillerinde modellenen sayısal lojik devre ve sistemlerin sentezi ve gerçeklemelerini yaparak bunlara ilişkin sonuçları hız, alan ve güç gibi metrikler açısından değerlendirebilme.
Program Çıktılarına Katkıları
-
Mühendislik problemlerini yorumlamak ve çözmek üzere uygun teknikler geliştirmek, yaratıcı çözümler bulmak
-
Çalışma alanı ile ilgili araştırma metodolojileri ve teknikleri anlayıp uygulayabilmek
-
Bilimsel bilgiye ulaşmak ve bağımsız çalışmak
Değerlendirme Tipi
-
Ödev
-
Dönem projesi
-
Bilgisayar destekli tasarım araçlarını ve ileri donanım hata ayıklama tekniklerini kullanarak donanım tanımlama dillerinde geliştirilen sayısal lojik devre ve sistemlerin modellerinin sorunlarını belirleyebilme ve çözebilme.
Program Çıktılarına Katkıları
-
Mühendislik problemlerini yorumlamak ve çözmek üzere uygun teknikler geliştirmek, yaratıcı çözümler bulmak
-
Çalışma alanı ile ilgili araştırma metodolojileri ve teknikleri anlayıp uygulayabilmek
-
Sorgulayıcı, yenilikçi yaklaşımlar ortaya koymak
-
Bilimsel bilgiye ulaşmak ve bağımsız çalışmak
Değerlendirme Tipi
-
Ödev
-
Dönem projesi
|
|
İçerik
|
|
1. hafta: |
Sayısal Sistemlerin Tasarımına Giriş |
2. hafta: |
Sayısal Donanım Gerçekleme Teknolojileri ve Yöntemleri |
3. hafta: |
Verilog Donanım Tanımlama Dilinin (DTD) Temelleri-1 |
4. hafta: |
Verilog Donanım Tanımlama Dilinin (DTD) Temelleri-2 |
5. hafta: |
Verilog DTD ile Kombinasyonel Lojik Devre Tasarımı |
6. hafta: |
Testmodülleri ve Verilog DTD Modellerinin Fonksiyonel Doğrulanması |
7. hafta: |
Verilog DTD ile Ardışıl Lojik Devrelerin ve Sonlu Durum Makinelerinin Tasarımı |
8. hafta: |
ARA SINAV-Sonlu Durum Makinelerinin Doğrulanması |
9. hafta: |
Verliog DTD ile Bellek Elemanlarının Modellenmesi |
10. hafta: |
Verilog DTD ile Bilgisayar Aritmetiği ve Veriyolu Tasarımı |
11. hafta: |
DTD Modellerinin Lojik Sentezi ve Donanımsal Gerçeklemeleri |
12. hafta: |
İleri Doğrulama Yöntemleri |
13. hafta: |
DTD tabanlı Sayısal Sistem Tasarımında İleri Konular |
14. hafta: |
Proje Sunumları |
15. hafta*: |
- |
16. hafta*: |
FINAL SINAVI |
Ders kitapları ve materyaller: |
Michael D. Ciletti, “Advanced Digital Design with Verilog”, 2nd Ed., Pearson, 2010. ISBN: 9787121104770 |
Önerilen kaynaklar: |
Samir Palnitkar, “Verilog HDL ”, 2nd Ed. Prentice Hall PTR, 2006. ISBN: 9780130449115 J. Bhasker, "A Verilog Primer", 2n Ed. Star Galaxy Publishers, 1999. ISBN: 9780965039178 J. Bhasker, "Verilog Synthesis A Practical Primer", 2nd Ed. Star Galaxy Publishers, 1998. ISBN: 9780965039154
|
|
* 15. ve 16. haftalar arası final sınavına hazırlık haftası bulunmaktadır.
|
|
|
|
Değerlendirme
|
|
|
Değerlendirme tipi |
Hafta numarası |
Ağırlık (%) |
|
Ara sınavlar (Vizeler): |
8 |
25 |
Dönem içi diğer çalışmalar: |
|
0 |
Proje: |
6-14 |
20 |
Ödev: |
6, 9, 12 |
15 |
Kısa sınav (Quiz): |
|
0 |
Final sınavı: |
16 |
40 |
|
Toplam ağırlık: |
(%) |
|
|
|
İş yükü
|
|
|
Etkinlik |
Süre (Haftalık saat) |
Toplam hafta sayısı |
Dönem boyu toplam iş yükü |
|
Dersler (Yüz yüze öğretme): |
3 |
14 |
|
Ders dışı bireysel çalışma: |
5 |
14 |
|
Uygulama, Rehberli problem çözme: |
0 |
0 |
|
Ödev: |
6 |
3 |
|
Dönem projesi: |
3 |
8 |
|
Dönem projesi sunumu: |
3 |
1 |
|
Kısa sınav (Quiz): |
0 |
0 |
|
Ara sınav için bireysel çalışma: |
6 |
1 |
|
Ara sınav (Vize): |
2 |
1 |
|
Final sınavı için bireysel çalışma: |
8 |
2 |
|
Final sınavı: |
2 |
1 |
|
|
|
Toplam işyükü: |
|
|
|
Toplam AKTS kredisi: |
* |
|
* AKTS kredisi, toplam iş yükünün 25'e bölümüdür. (1 AKTS = 25 saatlik iş yükü)
|
|
|
-->